24cd5c75a80e542087bfca80f7142dd6

Микросхема CD74HC4094E, ПР1

Поставка электронных компонентов в Санкт-Петербург

39,21 руб.

x 39,21 = 39,21
Сроки поставки выбранного компонента в Санкт-Петербург уточняйте у нашего менеджера
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №110-12 дней39,21руб.36,47руб.35,29руб.34,50руб.32,15руб.31,37руб.30,58руб.28,23руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №25-7 дней70,97руб.65,09руб.63,91руб.62,34руб.58,03руб.56,85руб.55,29руб.49,80руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №35 дней91,75руб.84,69руб.82,73руб.80,77руб.75,28руб.73,32руб.71,75руб.64,30руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №47-10 дней47,05руб.43,13руб.42,35руб.41,17руб.38,43руб.37,64руб.36,47руб.32,94руб.
НаличиеСрок1шт20шт50шт100шт1000шт5000шт10000шт50000шт
Склад №55 дней90,58руб.83,52руб.81,56руб.79,60руб.77,24руб.74,50руб.70,58руб.63,52руб.

Характеристики

CD74HC4094E, ПР1The CD74HC4094E is a 8-stage serial-to-parallel, serial-to-serial Shift Register having a storage latch associated with each stage for strobing data from the serial input to parallel buffered three-state outputs. The parallel outputs may be connected directly to common bus lines. Data is shifted on positive clock transitions. The data in each shift register stage is transferred to the storage register when the Strobe input is high. Data in the storage register appears at the outputs whenever the OE signal is high. Two serial outputs are available for cascading a number of these devices. Data is available at the QS1 serial output terminal on positive clock edges to allow for high-speed operation in cascaded system in which the clock rise time is fast. The same serial information, available at the QS2 terminal on the next negative clock edge, provides a means for cascading these devices when the clock rise time is slow.

• Buffered inputs
• Separate serial outputs synchronous to both positive and negative clock edges for cascading
• Fanout (over temperature range)
• Balanced propagation delay and transition times
• Significant power reduction compared to LSTTL logic ICs
• Direct LSTTL input logic compatibility
• CMOS Input compatibility
• Green product and no Sb/Br

Микросхемы / Логические микросхемы / Микросхемы ТТЛ (серия 74)
Корпус: 16-PDIP, инфо: Логический элемент ТТЛ Регистр шинный универсальный КМОП кристалл, примечание: ПР1